PCIe 时钟架构

概览

本文聚焦 Common Clock（CC）架构下参考时钟链路的传递函数模型和抖动传递函数（JTF）。分析时要把架构假设、参考时钟来源、PLL/时钟缓冲器响应和测量带宽写清楚；图示和公式模型不能直接替代具体器件的传递函数或 PCIe 规范评估。

核心要点

1. 先确认时钟架构。 CC、SRNS、SRIS 等架构对发送端和接收端参考时钟相关性的假设不同。使用 CC 模型前，确认系统确实共享相应的参考时钟及其布线/器件关系。
2. 用级联传递函数描述时钟路径。 参考时钟源、缓冲器和 PLL 的频率响应会影响相位/抖动在链路中的传递；级联模型应根据实际器件和环路参数建立。
3. JTF 与时钟恢复相关。 JTF 描述输入抖动对输出或恢复时钟的响应，分析结果取决于环路带宽和模型定义。不要在不同端点定义之间直接比较曲线。
4. 区分随机量和测量量。 总抖动、相位噪声、周期抖动和 UI 等指标有不同的统计与带宽定义。报告需记录测量方法、频偏范围、仪器设置和参考条件。
5. 把理论结果落回设计证据。 传递函数用于解释频域响应和预算分配；最终余量应结合具体器件数据、布线、架构和适用 PCIe 代际要求复核。

知识结构

flowchart LR
  REF[参考时钟源] --> BUF[缓冲/分配]
  BUF --> TX[发送端时钟路径]
  BUF --> RX[接收端时钟路径]
  TX --> LINK[PCIe 链路]
  LINK --> RX
  TX -.输入抖动响应.-> JTF[JTF / 频域模型]
  RX -.恢复时钟响应.-> JTF

待验证

本主题来源页中的公式、图框参数和具体器件条件尚未在本综合页逐项复算。后续应补充实际 PLL/缓冲器型号、CC 架构确认、频偏范围、模型边界以及对应 PCIe 规范版本，再生成数值预算。

依据边界

实际预算应依据对应 PCIe 代际规范、已确认的时钟架构和目标器件资料建立。没有这些条件时，传递函数图只用于解释模型，不构成合规结论。